Краткие сведения из теории. Дешифратор - логическая комбинационная схема, которая имеет n информационных входов и выходов

Дешифратор - логическая комбинационная схема, которая имеет n информационных входов и выходов. Комбинационной схемой называется логическая схема, реализующая однозначное соответствие между значениями входных и выходных сигналов.

Рис.1.1

Каждой комбинации логических уровней на входах будет соответствовать активный уровень на одном из 2п выходов. Обычно n равно 2,3 или 4. На рис. 1.1 изображен дешифратор с n = 3, активным уровнем является уровень логического нуля (в данной лабораторной работе для удобства вместо схемы дешифратора используется схема демультиплексора, это возможно благодаря сходству алгоритмов работы).

На входы С, В, А можно подать следующие комбинации логических уровней: 000, 001, 010,..., 111, всего 8 комбинаций. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных - высокий. Номер этого единственного выхода, на котором формируется активный (нулевой) уровень, соответствует числу N, определяемому состоянием входов С, В, А следующим образом: N = С∙2² + В∙2¹ + А∙2⁰.

Например, если на входы подана комбинация логических уровней 011, то из восьми выходов микросхемы (YO, Y1,...,Y7) на выходе с номером N =3 установится нулевой уровень сигнала (Y3=0), a все остальные выходы будут иметь уровень логической единицы. Этот принцип формирования выходного сигнала можно описать следующим образом:

Уровень сигнала на выходе Y3 описывается выражением

.

В таком же виде можно записать выражения для каждого выхода дешифратора:

, ,

, ,

, ,

, .

Помимо информационных входов А, В, С дешифраторы обычно имеют дополнительные входы управления G. Сигналы на этих входах, например, разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом - уровень логического нуля. На рис. 1.1 представлен дешифратор с одним инверсным входом управления. Принцип формирования выходного сигнала в этом дешифраторе с учетом сигнала управления описывается следующим образом:

У дешифратора с несколькими входами управления функция разрешения, как правило, представляет собой логическое произведение всех разрешающих сигналов управления. Например, для дешифратора 74138 с одним прямым входом управления G1 и двумя инверсными G2A и G2B (рис. 1.2) функции выхода и разрешения G имеют вид:

.

Обычно входы управления используются для каскадирования (увеличения разрядности) дешифраторов или при параллельной работе нескольких схем на общие выходные линии.

Рис. 1.2

Дешифратор может быть использован и как демультиплексор - логический коммутатор, подключающий входной сигнал к одному из выходов. В этом случае функцию информационного входа выполняет один из входов разрешения, а состояние входов С, В и А задает номер выхода, на который передается сигнал со входа разрешения.

Эксперимент 1. Исследование принципа работы дешифратора 3x8 в основном режиме

Соберите схему, изображенную на рис 1.3. Включите схему. Подайте на вход G уровень логической единицы. Для этого клавишей G ключ G установить в верхнее положение. Определите и запишите уровни сигналов на выходах YO...Y7 в таблицу истинности при G=1 (табл. 1.1).

Подайте на вход G уровень логического нуля (ключ G установите в нижнее положение). Убедитесь, что дешифратор перешел в рабочий режим и на одном из выходов установился уровень логического нуля. Подавая все возможные комбинации уровней логических сигналов на входы А, В, С с помощью одноименных ключей и определяя с помощью логических пробников уровни логических сигналов на выходе схемы, заполните таблицу истинности дешифратора при G=0.

Таблица 1.1

G	A	B	C	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7

Эксперимент 2. Исследование дешифратора 3 ´ 8 с логической схемой на выходе

Соберите схему, изображенную на рис. 1.6. Включите схему. Установите генератор слов в пошаговый режим. Последовательно подавая слова от генератора на вход схемы и наблюдая уровень логического сигнала на выходе схемы с помощью логического пробника, составьте таблицу истинности функции F, реализуемой схемой на выходе. По таблице запишите аналитическое выражение функции.

Эксперимент 3. Исследование микросхемы 74138

а) Соберите схему (рис. 1.7). Установите генератор слов в пошаговый режим. Включите схему. С помощью соответствующих ключей установите состояние управляющих входов Gl=0, G2A=G2B=1. Подавая на входы А, В, С слова от генератора слов и наблюдая состояние выходов с помощью логических пробников, заполните таблицу функционирования дешифратора 74138.

б) Повторите операции пункта а) при G1=G2A=1, G2B=0. Заполните таблицу функционирования дешифратора 74138.

в) Повторите операции пункта а) при Gl=l, G2A=G2B=0. Заполните таблицу функционирования дешифратора 74138.

г) Повторите операции пункта а) при Gl=l, G2A=G2B=1. Заполните таблицу функционирования дешифратора 74138.