Архітектура RISC

RISC (англ. Reduced Instruction Set Computing) — архітектура процесорів зі скороченим набором команд. Ще відома як «Load/Store» архітектура. Найбільш відомі представники: DEC Alpha, ARC, ARM, AVR, MIPS, PA-RISC, Power Architecture (включаючи PowerPC), SuperH, та SPARC.

Основними рисами RISC архітектури є:

· мала кількість інструкцій;

· однакова довжина всіх інструкцій;

· мала кількість різних форматів інструкцій;

· відсутність інструкцій які працюють з операндами в пам'яті (за виключенням інструкцій завантаження та збереження);

· мала кількість апаратно підтримуваних типів даних;

· велика кількість ідентичних регістрів загального призначення.

Перевагами архітектури RISC є зниження нерегулярності потоку команд та збагачення просторовим паралелізмом.

Поштовхом для розробки RISC архітектури стало те, що тогочасні (середина 1970-х) компілятори не використовували більшість команд із CISC набору та не могли скористатися перевагами багатьох типів складної адресації. Виконання складних CISC інструкцій вимагало багатьох процесорних тактів, а реалізація різних типів адресування та інструкцій, що реалізовують високо рівневі операції, займала більшість площі процесорного кристалу та майже не використовувалась.

RISC-процесори швидші і економічніші CISC. У принципі, є можливість проектувати процесори на чистій RISC-архітектурі. Але відмовитися від архітектури x86 вже неможливо, оскільки під неї написано більшість поширених у світі програм, включаючи комп'ютерні ігри.