За адресою, що вказана у другому та третьому байтах команди

50. Дешифратор команд у мікропроцесорі –

1. визначає адресу команди;

2. формує сигнали керування для арифметико-логічного пристрою згідно з дешифрованим кодом команд;

3. формує сигнали керування для акумулятора згідно з дешифрованим кодом команд;

4. формує сигнали для пристрою керування згідно з дешифрованим кодом команд.

51. Особливістю гарвардської архітектура мікропроцесора є те, що:

1. програма і дані знаходяться у спільній пам’яті, доступ до якої здійснюється по одній шині даних і команд;

2. шини даних і адреси розділені;

3. пам’ять даних і пам’ять команд розділені та мають окремі шину даних та шину команд;

4. шини даних і адреси суміщені.

52. При непрямій регістровій адресації операнда у мікроконтролері останній знаходиться:

1. за адресою, що вказана у другому або третьому байті команди;

2. у регістрі загального призначення, що вказаний у мнемоніці команди;

3. у другому або третьому байті команди;

4. у комірці пам’яті, адресу якої містить регістр, що вказаний у команді.

53. Команда мікроконтролера ADD A, @r забезпечує:

1. додавання операнду, що знаходяться у регістрі, до операнду в акумуляторі;

2. додавання операнду з прямою адресацією до операнду в акумуляторі;

3. додавання операнду з безпосередньою адресацією до операнду в акумуляторі;

4. додавання операнду з непрямою адресацією до операнду в акумуляторі.

54. Команда мікроконтролера SETB P0.3 забезпечує:

1. скидання 3-го біту порту P0;

2. встановлення 3-го біту порту P0;

3. інверсію 3-го біту порту P0;

4. такої команди немає.

55. Стек у мікроконтролері, це -

1. область оперативного запам’ятовуючого пристрою, що використовується при обробці переривань і виконанні підпрограм;

2. область постійного запам’ятовуючого пристрою, у якій зберігається код програми;

3. регістр, у який переписується вміст акумулятора при переході на підпрограму;

4. такого поняття не існує.

56. Принцип магістральності у побудові мікропроцесорних систем визначає:

1. такого поняття не існує;

2. магістральну (шинну) організацію зв’язків між мікропроцесором і блоком оперативної пам’яті мікропроцесорної системи;

3. магістральну (шинну) організацію зв’язків між мікропроцесорною системою і зовнішніми пристроями введення/виведення;

4. магістральну (шинну) організацію зв’язків між усіма функціональними блоками мікропроцесорної системи.

57. Яка архітектура є основою сигнальних мікропроцесорів:

1. нейронних обчислювальних пристроїв;

2. фоннейманівська;