Логические элементы КМОП

Логические элементы на КМОП. Комплементарные (дополняющие) схемы КМОП получили широкое распространение и вытесняют другие типы логических элементов благодаря исключительно малому потреблению мощности при высокой нагрузочной способности и помехоустойчивости.

В основе этих схем лежит инвертор (рисунок 8.1). В качестве VT 1 и VT 2 использованы соответственно n - и p -канальные транзисторы с индуцированным затвором.

+ЕС

U ВХ

Рис. 8.12. ЛЭ НЕ на КМОП

Пусть в исходном состоянии U _вх= 0. Тогда U _зи1 = - Е _С, значит,

n -канальный транзистор VT 1 – закрыт (он открывается при положительном напряжении на затворе, большим порогового) его выходное напряжение U _вых¹ ≈ E _C, а транзистор VT 2 открыт (поскольку на его затворе отрицательное напряжение, большее порогового). Выходное напряжение высокое. Ток в выходной цепи маленький (несколько нА), определяется закрытым транзистором VT 1.

Если появляется напряжение U _зи1 > U _ПОР, то U _зи2≈0. Транзистор VT 1 открывается, а транзистор VT 2 закрывается, напряжение на выходе низкое (U _ВЫХ⁰ - логический нуль). Ток через структуру попрежнему низкий и равен токам утечки, то есть в статическом режиме мощность почти не потребляется.

Эта особенность является очень важной, поскольку определяет очень малое потребление энергии в КМОП структурах. Суммарная мощность, потребляемая схемой, в основном определяется энергией, которая расходуется на перезаряд паразитных емкостей во время переключения из одного состояния в другое. Паразитные емкости определяются входами других логических элементов, подключенных к выходу данной схемы. Остаточное напряжение на открытом транзисторе очень мало и равно нескольким мкВ (U ⁰ ≈ 0).

Нагрузочная способность высока, поскольку во входных цепях схемы протекает малый ток и ограничивается только быстродействием, так как надо перезаряжать суммарную паразитную емкость. Коэффициент разветвления по выходу N =20 30.

Помехоустойчивость схем на КМОП выше, чем ТТЛ.

U_пом = (2 3) В. Этому способствует то, что разница между U ¹ и U ⁰ высока. Схема КМОП элемента (К1ЛБ722), реализующая логическую операцию 2И-НЕ представлена на рисунке 8.11.

Транзисторы VT 1 и VT 2 с каналом p -типа соединены параллельно, а n -канальные транзисторы VT 3 и VT 4 – последовательно. Подложки и истоки VT 1 и VT 2 соединены с положительным зажимом источника

питания, поэтому

Рис. 8.13. Логическая ИС К1ЛБ722

Пусть на обоих в ходах действует напряжение низкого уровня

U _ВХ1 = U _ВХ2=0. Поскольку U _зи3 = U _зи4 =0 транзисторы VT 3 и VT 4 закрыты; U _зи1 = U _зи2 = - Е и транзисторы VT 1 и VT 2 открыты. Выходное напряжение U _вых ≈ Е.

Если U _ВХ1 = U _ВХ2 ≈ Е. Теперь U _зи1 = U _зи2 =0 и транзисторы VT 1 и VT 2 закрыты, а транзисторы VT 3 и VT 4 открыты; U _вых≈ 0.